109 1234
发新话题
讨论 求助 已解决 推荐 DICDER原创

Verilog

    标题 作者 回复/查看 最后发表
announcement   论坛公告: 群策群力，如何使论坛更有活力? 5life 2008-9-23 - -
  [推荐] SystemVerilog 书籍十件套[9月2号更新] 附件   1 2 3 5life 2008-6-23 29 / 1192 2008-10-8 05:06 PM by mantle
  测试书籍五件套 附件   1 2 3 4 5 6 .. 9 5life 2006-9-20 120 / 12380 2008-10-5 09:39 PM by datone520
  群策群力，如何使论坛更有活力！ 5life 2008-9-23 2 / 82 2008-10-4 02:50 PM by rickyice
  时钟书籍二件套 附件   1 2 3 4 5 6 5life 2006-8-8 79 / 8446 2008-9-25 10:39 AM by robin_cy
  验证书籍十二件套 附件   1 2 3 4 5 6 .. 15 5life 2005-11-6 206 / 27673 2008-9-17 10:30 PM by HolySaint
  Design Compiler FAQ   1 2 3 4 5 5life 2005-7-5 56 / 11085 2008-7-10 04:37 PM by yfp945
  DICDER用户使用帮助   1 2 5life 2006-10-29 22 / 4533 2007-12-5 02:13 PM by agressive
  PLI扩展专题 5life 2006-1-19 5 / 1651 2008-4-2 05:50 PM by 天使有泪
  超级链接 -- Verilog 5life 2006-3-5 0 / 1359 2006-3-5 12:07 AM by 5life
  版块主题
  [推荐] 据说是北大的verilog课件 附件 linda_0823 2007-10-25 1 / 267 2008-10-9 10:32 PM by zzppoo
Icon26 [推荐] verilog建模实例 附件 renconghui 2007-9-30 9 / 418 2008-9-23 09:10 PM by yyn3022
  [推荐] 北大Verilog课件 附件   1 2 cloud 2006-11-27 19 / 1358 2008-9-13 09:39 PM by lixxx333
  台湾清华大学的如何写Testbench的PPT 附件   1 2 3 4 5 6 .. 8 5life 2005-10-24 109 / 5621 2008-9-13 04:38 PM by synerlus
  [推荐] Verilog HDL练习题（转的资料） 附件   1 2 fredrick 2006-12-4 20 / 1189 2008-9-13 04:35 PM by synerlus
  推荐一个关于verilog的网站。 fkmfkm 2006-11-13 10 / 930 2008-9-5 10:25 PM by passion0977
  [求助] 检测8位（并行）输入数据中1的个数，要求能在一个时钟周期输出结果。 wldjy 2008-8-4 1 / 86 2008-8-29 12:39 PM by zzczx
  [推荐] 转的资料，对学写ＴＥＳＴＢＥＮＣＨ有帮助． 附件   1 2 3 fredrick 2006-12-4 38 / 1762 2008-8-25 03:51 PM by mvp1999
  Verilog HDL Sythesis a practical primer(超经典） 附件 fanhaiqiu 2007-7-25 6 / 528 2008-8-22 12:18 AM by saint318
  Synopsys的coding style 附件   1 2 cloud 2007-2-12 19 / 1146 2008-8-4 08:14 AM by wldjy
  [讨论] 在design中是否应该为综合的优化而放弃使用for循环？ cloud 2007-11-18 9 / 450 2008-8-1 10:00 AM by kiko66323
  [推荐] makefile 附件   1 2 zzh332715 2007-2-18 20 / 1057 2008-7-21 01:51 PM by maohdong
  请教：Q7.1可以综合仿真%，为什么ISE不能综合，提示Can not simplify operator MOD dedekd 2008-7-14 0 / 50 2008-7-14 03:43 PM by dedekd
  uart源码 附件   1 2 junxliu 2006-11-25 16 / 940 2008-6-30 10:55 AM by jingchao
  这里的人气好差呀.斑竹为什么不采取措施呢 fjjilin 2006-8-28 3 / 806 2008-6-6 04:17 PM by aslijia
  [推荐] 数字系统设计与Verilog HDL（第二版）——王金明，源程序 附件 lhrboy 2008-5-25 2 / 142 2008-6-3 05:08 PM by fieldmeng
  欢迎到人才版谈招聘求职职业咨询职场困惑.. blackhyw 2008-3-21 1 / 110 2008-5-28 03:13 PM by ASIC
  Verilog_tuorial 附件 kkguo 2007-12-13 4 / 196 2008-5-9 10:54 AM by ydfqing
  [求助] 关于^运算符 banneryu 2008-3-13 2 / 155 2008-4-19 08:09 PM by aslijia
  Verilog HDL 程序举例 -- 移位寄存器 5life 2006-1-5 5 / 1218 2008-4-15 10:32 AM by aslijia
  [求助] 片选信号可不可以采用verilog描述加综合的方法实现？ greatshuyi 2008-2-4 1 / 188 2008-4-15 10:25 AM by aslijia
  [推荐] THE ROAD TO REALITY 附件 yingshaof 2008-4-2 2 / 150 2008-4-2 09:16 AM by yingshaof
  菜鸟请教一个查表的问题 weilaikeji 2007-3-8 1 / 444 2008-3-31 02:29 PM by aslijia
  [DICDER原创] Verilog 测试平台中使用的Monitors 5life 2007-12-20 1 / 290 2008-3-21 10:17 PM by weird
  关于流水线 附件 junxliu 2006-11-22 13 / 967 2008-3-21 08:01 PM by lmzlll
  基本HDL语法对应的电路 附件   1 2 cloud 2007-2-12 14 / 836 2008-3-12 10:31 AM by lmzlll
 109 1234
发新话题
查看 排序方式