集成电路（CMOS电路和RF电路）
1 y9 f7 K& q3 a$ G, M/ ]0 |) [抗静电放电（ESD）设计及检测分析技术高级研修班
% V/ D' g& f' OCause of ESD Protection Design and Analysis for Semiconductor and Ics (CMOS Technology and RF technology Applications )
+ X7 q* e$ A$ K6 C% g* X信息产业部电子第五研究所元器件可靠性研究分析中心
( m  ^3 k: M- ~全国信息技术人才培训基地
3 ^% O% A4 {1 }- t' C ! R+ p% \# q* I' r, z: {( S
目的 Purpose
( m' h- Z" Z( n4 y    本课程研讨国外最新的CMOS电路及RF电路的抗ESD设计技术，并介绍相关的抗ESD能力检测和损伤分析技术。
. X* x" H& \' I# Z关于ESD设计方面，介绍最新的CMOS IC的ESD设计方法，具体包括ESD设计基础、ESD模型的关键时间常数、各种ESD设计要素、各种不同端口电路的ESD保护电路的设计原则和方法，包括针对驱动器、接收器以及功率牵制电路采用的ESD设计方法。
! f& M" {* \  L5 k! h在RF IC的ESD设计方面，具体讲解射频ESD设计基础、RF ESD退化和测试技术、射频ESD器件、RF ESD设计集成和综合、采用的元件、器件和电路结构，以及针对接收器和功率牵制进行的ESD设计。
8 A4 B. K% Z3 m' ]) j+ ?! b+ q: M5 {在集成电路ESD检测集分析技术方面，首先介绍国内外集成电路抗ESD能力检测的方法及国内外相关标准，国内具有的最先进的电子元器件ESD检测设备及能力；其次介绍针对ESD损伤和失效采用的失效分析技术，包括损伤定位技术、ESD失效确认的技术途径和程序，并对典型分析案例进行剖析。
' d' o9 @- d9 n8 A- ^  w1 m4 r& ^适合对象 Who should attend：
. g; v% ^5 ^4 U# }  ^# y/ n/ w本课程主要适合于从事半导体器件及集成电路（CMOS、RF电路）的电路设计、工艺设计的技术人员，产品质量检测和可靠性分析（失效分析）的技术人员也欢迎参加。: H0 k# v& X5 x( B
0 W5 ]1 E; R8 m( ^# O. ^" ^
时间 Time：
# j; n4 M* N% K& P    2006年10月30~31日  Oct.30th～31th，2006
- q0 r' W, a# {1 I地点 Place：
. K' |+ l/ u$ k( r苏州高新区竹园路209号创业园
( U- E8 k. ]- Y: d6 E" X/ X' U: qNo.209,Zhuyuan Road.Suzhou High-New District6 {! O" M2 B( ~" R. }3 y
收费 Charge：5 V2 P( {! v7 i
2700元/人（含2本外文正版课本费，原价每本150美元；）
" l$ b% }' E+ D8 G0 O8 |2000元/人 （不含外文正版课本）3 ~: N5 Z6 l3 y- U! g1 T* k/ O
RMB:2700yuan per person（including the fee of 2 original foreign language books——ESD: Circuits and Devices；ESD:  RF Technology and  Circuits）" M) N1 C) }1 l4 Y# u8 g: e; H
RMB:2000yuan per person（without the fee of 2 original foreign language books）
; e5 X3 H  i# J
/ f) U8 _( |7 }9 b. _5 }7 k
: z# V2 h0 p7 S2 ?+ T. `6 o5 R
6 q. h7 e0 n2 }5 X日程与内容 Content & Agenda
6 e* u+ F8 B9 l/ i/ K: D# W" u2 c   J" O: v/ J! A, ]* t
日程安排        内 容
5 ]+ k% W8 q7 Z. w* E06年10月30日        8：00～9：00        与会议参与人员签到
0 S; _9 _) V( K$ {4 f        9：00～17：00        CMOS集成电路抗静电放电（ESD）设计ESD:CMOS Circuits and Devices 主讲Presenter：Steven H. Voldman（英文授课、配中文简单翻译）
- `) K9 n7 W5 ]4 \! {3 z06年10月31日        9：00～12：00        射频电路抗静电放电（ESD）设计ESD: RF Technology, and Circuits主讲Presenter：Steven H. Voldman（英文授课、配中文简单翻译）9 N: R$ @8 ]$ c& Y3 D
        13：30～17：00        集成电路ESD检测及失效分析技术ESD:  IC ESD Test and FA Technology主讲Presenter：来萍（中文授课）2 M$ s7 d; s1 y# g7 V

' l: e& [; T9 l* p3 h; N主讲人介绍 Speaker information：
' R- a/ C$ a5 A9 I  K6 w8 Y$ f8 iDr. Steven H. Voldman：4 S2 ~7 a1 i0 D- y7 E; B- b0 `1 w
Steven H. Voldman先生是麻省理学院电气工程硕士、佛蒙特州大学工程物理学硕士和博士。由于在CMOS器件的抗ESD保护、绝缘体上的硅和硅锗技术的突出贡献，Steven H. Voldman被接受为IEEE会士。目前担任IBM BiCMOS RF Silicon Germanium (SiGe), RF CMOS开发、电源技术开发和图像处理技术组的高级工程师。2 t2 }, V' Y. t2 J6 h
   Voldman博士是集成电路抗ESD设计方面的专家。自1991年开始从事CMOS 4(0.8 微米) 到 CMOS 9 (0.09 微米) 技术并负责ESD设计研究工作。目前，他仍在IBM从事RF CMOS 0.18 um技术以及IBM’s BiCMOS 硅锗 0.8 到 0.09 微米技术方面的ESD工作。' ^2 Y/ R5 I3 t, [8 d* q- I
   Voldman博士现为国际可靠性物理年会(IRPS) EOS/ESD 研讨会的主席，并担任国际物理与失效分析年会(IPFA，新加坡)的主席，一直为这些研讨会提供关于ESD的技术指导。同时，还担任美国ESD协会和教育委员会的委员、传输线脉冲测试ESD标准化的主席。1982年到2006年期间，Voldman博士共发表了130多篇技术论文, 并在ESD和CMOS latchup领域拥有近140项专利，另50几项专利待决。到目前为止，Dr. Voldman 编写了《ESD：Physics and Device》，《ESD：Circuits and Devices》，《ESD：RF technology and Circuits》；并参与编写了《硅锗：工艺、建模和设计》。
1 F/ a0 P0 `, O. [& K8 W9 j    Voldman博士曾被邀请到麻省理工学院、佛蒙特州大学、伊利诺斯州Urbana-Champaign大学（UIUC）、威斯康星州密尔沃基大学、南洋科技大学（NTU-新加坡）和台湾交通大学、. j2 f  p2 M2 w, Y3 T/ N
信息产业部电子第五研究等地作关于集成电路ESD和Latch-up方面的系列演讲。
: I( s/ [+ X1 {* Z, U: t来萍：8 D0 i6 h2 R6 }/ e
高级工程师。信产部电子第五研究所从事半导体器件与集成电路可靠性工作。主要专业领域：微波器件和电路的可靠性研究，半导体器件和集成电路的抗静电放电（ESD）检测及防护技术研究，以及半导体器件的失效分析和可靠性试验方法研究。, _3 F4 `0 Y8 m2 `. C
在电子元器件抗ESD技术研究方面，自1994年起承担或参加了国家关于电子元器件抗ESD水平检测及ESD失效机理分析等多个科研项目。在电子元器件ESD损伤的失效机理分析有较丰富的知识和经验，对电子元器件和PCBA等抗静电设计也有所涉及。
( f4 b: A: B1 _  E$ P培训纲要 Brief：' I( e4 ~: h# [  N* b
CMOS/RF ICs Electrostatic Discharge and FA  集成电路静电放电及其失效分析技术: _; J  \: V/ ]/ f1 {% @% q4 A
1  CMOS IC ESD DesignFundamental Concepts of ESD Design－静电放电设计基本概念·Alternate Current Loops－AC电流环·Switches－开关·Decoupling of Current Paths－去耦电流通道·Buffering－缓冲电路Time Constants时间常数·ESD Time Constants－静电放电的时间常数·Human body model characteristic time－HBM人体模型特征时间·Machine model characteristic time－MM机器模型特征时间·Charged device model characteristic time－CDM充电器件模型特征时间·Charged cable model characteristic time－CCM充电电缆模型特征时间·Transmission line pulse (TLP) model characteristic time－TLP传输线脉冲模型特征时间·Very fast transmission line pulse (VF-TLP) model －VF-TLP模型Intro to ESD Design Synthesis －ESD设计综合介绍·Synthesis and Architecture of a Semiconductor Chip for ESD protection－ESD保护的芯片结构和集成·Digital, Analog and RF Components－数字、模拟和射频元件·Interface Circuits and ESD Elements－接口电路和ESD要素·ESD Power Clamps Networks－ESD功率钳制网络·ESD Rail-to-Rail Networks－ESD rail-to-rail网络·Guard Rings－保护环·Pads, Floating Pads, and No Connect Pads－压焊点，悬浮压焊点和无连接压焊点·Structures Under Pads－焊盘下结构MOSFET Electrostatic Discharge (ESD) Design－MOSFET ESD设计·Basic ESD Design Concepts－基本的ESD设计概念Diode Design－二极管设计·ESD Diode Design: ESD Basics－基于二极管的ESD设计基础·Diode String Design and Integration－二极管串设计和集成·Triple-Well Diodes－三层阱二极管·Triple Well Diode and Integration－三层阱二极管设计和集成Off-Chip Drivers (OCD) and ESD－离线驱动器和ESD·Off-Chip Drivers (OCD)－离线驱动器·OCD ESD Design Basics－离线驱动器ESD设计基础Receiver Circuits and ESD－接收器·Receivers and ESD－接收器和ESD·Receiver Performance and ESD Loading Effect－接收器性能和ESD负载效应ESD Power Clamp Design Practices－ESD功率钳制设计原则·ESD Power Clamp Basics－ESD功率钳制电路基础知识·ESD Power Clamps: Diode-based－基于二极管的ESD功率钳制·ESD Power Clamps: Triple-Well Series Diodes as Core Clamps－基于三极管串的功率钳制·ESD Power Clamps: SOI Series Diodes ESD Power Clamps-基于SOI二极管串的功率钳制·ESD Power Clamps: MOSFET-based－基于MOSFET的ESD功率钳制·ESD Power Clamps: Bipolar-Based: Si, Silicon Germanium , and Gallium Arsenide－基于双极工艺（Si、SiGe、GaAs）的ESD功率钳制
9 y; _# \8 _6 |4 @* U& |2   RF IC ESD Design – RF IC ESD DesignRF ESD Design －射频ESD设计基础·What Makes RF ESD Design Unique? －射频电路ESD 设计的重要性·RF ESD Design Fundamentals－射频电路ESD设计的基本概念·RF ESD metrics－RF ESD设计方法·Capacitors and ESD－电容和ESD·Inductors and ESD－电感和ESDRF ESD Degradation and Testing Techniques－RF ESD退化和测试技术·ESD RF test techniques－ESD射频测试技术·S-parameter Degradation－S参数退化·Impedance degradation techniques－阻抗降级技术·Time Domain Reflection (TDR) ESD techniques－TDR ESD技术RF ESD Devices－射频ESD器件·Choosing the Best ESD network for the RF Circuit and Application－最适合RF电路应用的ESD网络RF ESD Design Techniques－射频ESD设计技术·Method of Lumped versus Distributed ESD load－集总和分布ESD负载参数方法对比·Method of Capacitance Transfer to ESD load－电容、ESD负载的转化技术·Method of  ESD Cancellation－ESD消除技术·Method of  Impedance Isolation－阻抗隔离技术·Method LC Isolation－电感隔离技术RF ESD Design Integration and Design Synthesis－RF ESD设计集成和综合·Analog, Digital and RF Domain Integration－模拟、数字、射频电路集成·Active Noise Suppression Networks and ESD－有源噪声抑制网络和ESD·RF Pads, and ESD Integration－RF触点和ESD集成RF CMOS Technology, BiCMOS Silicon Germanium and Gallium Arsenide－RF CMOS技术、BiCMOS SiGe和GaAs·RF Passive elements－RF无源元件·RF Active elements－RF有源元件·RF ESD Circuits－RF ESD电路RF Receivers－RF接收器·Bipolar Transistor Receivers－双极接收器·Single Ended Receiver Circuits－单端接收器·Single Ended Receivers Circuits with Feedback－带反馈的单端接收器·Single Ended Cascode Circuits－单端共基放大器电路·Differential Receiver Circuits－差分接收器电路·RF CMOS Transistor Receivers－RF CMOS接收器·Receivers and ESD solutions－接收器和ESDRF ESD Power Clamps－RF ESD功率钳制·ESD Power Clamps: Bipolar-Based: Si, Silicon Germanium , and Gallium Arsenide－基于双极工艺（Si、SiGe、GaAs）的ESD功率钳制·Voltage-Triggered ESD Power Clamps－电压触发·Zener Breakdown Voltage-Triggered－齐纳击穿电压触发·BVCEO Voltage-Triggered ESD Power Clamps－BVCEO触发·Mixed-Voltage Interface Forward-Bias Voltage－混和电压接口正向偏置电压
& b- m& t& ]& \) q: ?) U3  IC ESD Test and Failure Analysis－集成电路ESD检测及分析技术l        集成电路ESD检测方法及相关的国际标准Ø        集成电路抗ESD能力检测的方法及国内外相关标准；Ø        国内具有的最先进的电子元器件ESD检测设备及能力；Ø        集成电路ESD检测委托的一般程序和要求；Ø        集成电路ESD检测及设备ESD试验的比较l        静电损伤的失效分析及定位技术Ø        1  静电损伤的失效分析及定位技术        Ø        2  静电损伤确认的技术途径和程序Ø        3  静电损伤典型分析案例
  M, N" [  ?$ m: G( z7 T
1 o) l- c! U( a" X% Y回    执    表
+ f1 l% x. k6 C. l
* T6 M: S% A9 i/ }  q9 b单位名称                人数        ( ~" ?& T5 x- l' }+ i9 ~3 ]
参与人员姓名        + ]. i' |2 {! j2 J' B
职位/岗位                公司产品       
& V  ?' C) t2 w! X1 \电话                传真       
; t7 Q5 q  D$ p# R4 y) _/ N电子邮件       
& X! z) s# |6 q5 a您感兴趣的问题：
( \3 |" K3 {9 U7 I# K说明：
- s+ S0 @& \2 g$ s9 c! N( t" b1、请用详细填写报名表格，发传真或Email给我们。
; d$ U  ^5 T$ V0 G3 L3 t! k7 s2、可以以现金或支票方式支付" q9 a9 }; q1 t& K! d/ ~
可以以银行转帐方式支付，汇款请注明“培训费”* T% e$ w& P/ j4 D) ?( n/ f
收款单位：信息产业部电子第五研究所华东分所' B, |4 D# D6 _% Y" \
开户银行：建设银行苏州高新区支行! _  C, w$ s* @$ m; R4 t
银行帐号：32201988636059000110
: O- p8 o# z5 I- J& }
, G) @" f$ s9 E; U8 {; w1 J; [4 [3、费用包括：培训费、证书费、午餐费
2 K7 E1 G+ B7 l0 u3 f0 y. K4、住宿自理，需要在苏州住宿的客户，主办方可以帮忙联系酒店
7 R; A$ M) v4 m4 d8 b6 J1 z
2 S7 ^  T' s5 U7 U: v证书 Certificate：
+ @6 @- Q* o6 t  A- r颁发“信息产业部电子第五研究所全国信息技术人才培训基地”培训证书
* b" A0 P& d& y: \% K  c联系人 person to be Contacted：' Z" {& s4 g" H0 c, ~2 h7 I
# ~9 w( N7 O+ w* _+ R- {
苏州联系人：* N; [4 }9 M; V8 p% C$ I+ I  m! f
刘学森
' H. ^4 z# E# |) F- [  s电话：13913182548
2 W4 p  v8 r6 F! N; H+ S" i( ]0512-68076661-812    0512-68076661-832     0512-60734881 & s! E# a& a* `' |8 n
传真：0512-68076662
" M  u/ I  h7 A$ S4 _! o( ?6 k  [网址：www.rac.ceprei.com      
/ O. }% [: s9 V6 S) i' X2 j% D. RE-mail: xuesenliu@126.com 5 C. e, I+ Z4 M; g9 r0 V

: B5 M8 F% l7 H5 d# o2 J- W/ a' D广州联系人：( R) U  i7 b, e) o* g" X. @
韩越，李华  020-87236986        
6 X" h0 Z9 f3 R9 \! X传真：020-87237185
  s+ c" j" ?, |网址：www.rac.ceprei.com       . p/ d4 A3 K4 W0 s2 Z
E-mail: han@ceprei.com，lih@ceprei.com

这是招生吗