而且，出错的地方是一会儿这里，一会儿那里，不知道可能的原因是哪里？。。。

由于具体现象描述的不是很清楚只能进行一下个人推断：
如果说出错的地方不固定的话，可能是存在某个不稳定的因素存在比较的的可能性是时序上的问题可以再做一下后仿真来看一下，可以降低一下时钟的频率来看一下是不是会稳定一些，要看错误出现的现象来推断，是否可以把现象描述的更为详细一些。FYI

时序是没有错的，我都说明了，赫赫，最后找到原因，发现是由仿真软件执行和FPGA硬件运行的差异导致出错，整整花了一周DEBUG。。。

引用:

原帖由 yifeier 于 2006-12-20 04:20 PM 发表
时序是没有错的，我都说明了，赫赫，最后找到原因，发现是由仿真软件执行和FPGA硬件运行的差异导致出错，整整花了一周DEBUG。。。

可以把问题的现象和调试的结果再描述详细一点，这样大家在遇到同样的问题的时候也有一个参考解决的思路，谢谢！

一般这种类型的问题基本上的导致原因有两个：1是memory接口的不规范，一般memory接口的输入最后锁存一下再输入给memory。2。代码不规范，导致仿真软件运行跟实际的运行不一致

good work ........

我最近也是遇到这样的问题，每次出错的地方都不确定。问题是在另外一个板子上从来不错的地方，在新的项目里也出错。不知道是不是因为这个项目比较大，占用了fpga比较多的资源，从而造成place&route结果不好造成的。

目前仍在调试中。

FPGA 验证怎么进行哈

弱问 怎么DEBUG  逻辑分析仪么

我们debug，就是拉出一堆可能的信号来观测