‹‹ 上一主题 | 下一主题 ››
发新话题
打印

Verilog HDL Sythesis a practical primer(超经典）

fanhaiqiu

正式会员

Rank: 2

总资产
6021 晶元 
金币
30 金币 
1# 大 中 小 发表于 2007-7-25 10:20 AM  只看该作者

Verilog HDL Sythesis a practical primer(超经典）

不看后悔！！！
附件: 您所在的用户组无法下载或查看附件

TOP

fanhaiqiu

正式会员

Rank: 2

总资产
6021 晶元 
金币
30 金币 
2# 大 中 小 发表于 2007-7-25 10:21 AM  只看该作者
第二部分明天再传！！

TOP

fanhaiqiu

正式会员

Rank: 2

总资产
6021 晶元 
金币
30 金币 
3# 大 中 小 发表于 2007-7-26 11:15 PM  只看该作者
第二部分！！
附件: 您所在的用户组无法下载或查看附件

TOP

fanhaiqiu

正式会员

Rank: 2

总资产
6021 晶元 
金币
30 金币 
4# 大 中 小 发表于 2007-7-26 11:16 PM  只看该作者
还有第三部分，明天再传

TOP

hnchentao

见习会员

Rank: 1

总资产
300 晶元 
金币
30 金币 
5# 大 中 小 发表于 2007-7-27 07:52 PM  只看该作者
怎么这样啊？
8 M" ^" K$ K2 A2 y/ i; P楼主

TOP

saint318

见习会员

Rank: 1

总资产
0 晶元 
金币
10 金币 
6# 大 中 小 发表于 2008-8-21 11:57 PM  只看该作者
不得不BS一下

TOP

saint318

见习会员

Rank: 1

总资产
0 晶元 
金币
10 金币 
7# 大 中 小 发表于 2008-8-22 12:18 AM  只看该作者
http://www.eetop.cn/bbs/thread-123484-1-2.html  h  F" h# W* `% w: P4 I5 R
这里有中英文双版。哎，这个论坛冷清哦！

TOP

‹‹ 上一主题 | 下一主题 ››
发新话题