是不是就是后仿？是指综合后呢还是布局布线后呢？( l9 y# z6 [- g7 U

/ f8 J9 q. x! b0 @; @或者坛子里就有这方面的资料，望告知！
) X! B9 C- j. M) U' B. i  O谢谢！. i* K4 A0 g% [! Y/ Y: j
7 v+ _9 E3 R+ `8 n, L; x
[ 本帖最后由 xiaer 于 2007-9-3 04:33 PM 编辑 ]

gate level simulation如果不是指时钟树综合,布局布线后的后仿,是没有实际意义的.难道你还要证明综合的正确性?那是fv工具干的事。后仿的主要作用是同sta结果进行dubble check。所以有没有必要做？或是做到什么程度？这是很有争论的。很多公司就不做后仿。

引用:

原帖由 reno 于 2008-6-30 09:32 PM 发表 " t/ f5 @* I  p  c+ n
gate level simulation如果不是指时钟树综合,布局布线后的后仿,是没有实际意义的.难道你还要证明综合的正确性?那是fv工具干的事。后仿的主要作用是同sta结果进行dubble check。所以有没有必要做？或是做到什么程度？ ...

1 |) y/ }" J' ^, z; C
不尽然。formal也有blind的时候，RTL verification和formal都通过了，gate sim通不过的情况就刚碰到过，结果原因是RTL中使用了full_case 综合directive