6 O9 c! R, ?' m" d$ W ) S' g9 d+ B- J
没有指点迷津的人！

不知道你想了解什么，我做过一阵的dft,包括mbist，有问题可以一起讨论！

现在就有一个疑问,
9 {9 s% Y) z: ^- |' m5 ?" S. j编辑memory model的参考时钟test clock是什么东西?8 U$ e1 ?, M; E" p! E8 b' `
每个事件都是在它的上升沿触发的.
/ Z/ A6 b# \1 x) m$ i问过别人,可是没法意会和理解!
. n" g. z) w! K2 r' S9 L- h& ?( S  b  b3 N' O& ]
烦烦拉

引用:

原帖由 qingwatiaowu 于 2008-3-26 08:41 AM 发表
7 U" b6 \- w, W: s) y: a现在就有一个疑问,
7 J/ I, G8 y5 Z$ y; Z4 s( @% v编辑memory model的参考时钟test clock是什么东西?
) L* B; e9 Q2 f' M4 `, q) S! Z每个事件都是在它的上升沿触发的.
( ?5 A, F: E; }% Y+ I问过别人,可是没法意会和理解!, y* t% S/ t+ @$ O! G

- [2 T) h% T3 Y$ I 烦烦拉

$ s* ^. Z8 M: b% i
其实你已经说的很清楚了啊，通常存储器编译器生成的dual/single port sram/regfile是同步的，需要一个时钟.在编写bist/atpg model 时,test clock描述memory时序时用的参考时钟，每个事件都是在它的上升沿触发的。
! Q! t; V1 t/ h9 g, p9 e0 i可以参考mentor的相关手册。

那还是不清楚这个参考时钟的来源啊.
1 S# t- F% h, p编辑memory model时把bist controller和memory的时钟都设置成system clock,可以通过verilog的仿真,
; a4 ^9 c2 D% n; x但把memory clock设置成control clock时,就有异常了: memory没有初始化,什么都没做!
3 ^7 R% b! h+ s: h

( z7 N  ?8 q* w) I7 s看看自己能不能突然觉悟!

LS 哪们兄弟能给我传个MbistArchitect啊？万分感谢！！- F0 o0 Q% W* [, i
QQ:5380669
0 w* l2 ~* d5 R# {5 M* [, z% \eyeloveu@126.com