‹‹ 上一主题 | 下一主题 ››
发新话题
打印

[讨论] Formality中的问题，不知道有没有人遇到过

yeyewowo

小有名气

Rank: 3Rank: 3

总资产
286 晶元 
金币
30 金币 
1# 大 中 小 发表于 2008-4-23 02:21 PM  只看该作者

Formality中的问题，不知道有没有人遇到过

认证RTL代码和DC综合之后的netlist遇到这种情况：
. u3 I1 W$ R3 aRAM的深度没有达到地址线所能表述的上限，比如RAM地址线3位，但是深度只有6，这时候Formality在检查RTL代码的时候报出mismatch，我想这可能是Formality在遍例地址的时候认为可能超出深度范围，但是逻辑上肯定不会超出，这种情况有人遇到过吗？怎样绕过这块？不吝赐教，谢谢了!

TOP

linda_0823

寒山舍人

小有名气

Rank: 3Rank: 3

总资产
380 晶元 
金币
30 金币 
2# 大 中 小 发表于 2008-6-24 04:02 PM  只看该作者
有这个现象吗?我的RAM地址线的上限也是超过深度的,没发现呢?; n, L+ V& \* U8 p
我回去仔细研究一下.
曾梦想仗剑走天涯，看一看世间的繁华。年少的心总有些轻狂，如今我四海为家……

TOP

powerg3

版主

Rank: 7Rank: 7Rank: 7

总资产
1122 晶元 
金币
0 金币 
3# 大 中 小 发表于 2008-8-16 10:19 PM  只看该作者
还是忽略ram这种东东比较好也。把它设成black box

TOP

‹‹ 上一主题 | 下一主题 ››
发新话题