以前做FPGA的时候,都是只在ucf文件中指定端口的管脚分配,其他的事情就都留给ISE自己做去了,也就是说,配置都是默认的.虽然没出大问题,可是总觉得有时候性能不好掌握.比如想要出一个高速一点的clock就很困难.但是因为我们是做ASIC的,用FPGA只是为了验证,大家的研究都不深,也只好将就了.

后来公司来了一个据说做过一年FPGA的,就请他给大家做了个讲座,如何配置FPGA.讲座过后,我就有样学样的自己配置去了,结果一个原来好好的project经过我配置之后连layout都不能过了.只好按照默认设置重建一个.自后也不敢自做主张乱改配置了.

后来听其他同事说他们也遇到了这样的情况.所以现在大家还都是按照默认的来.

不知道是不是默认的就已经是比较优化了,还是我们确实太不熟练才导致了这样的问题.

FPGA用来做asic的验证的话就不用关注那么多配置参数了，用默认的即可。因为你只是为了看看效果，做做demo。
如果是做FPGA设计的，同时有性能的要求的话，可能要注意很多参数的配置来符合你的设计了。这个也是要根据你的设计要求然后对照综合报告看哪些没达到性能来针对性的添加约束。
添加哪些约束使设计更好，这些都是经验积累。有丰富经验的designer在systhesis开始就知道在那些地方添加额外的约束会使设计更好些。
以上都是接受别人的教诲，本人还没很深的造诣，一起学习吧。

[ 本帖最后由 clwyl 于 2008-8-12 03:27 PM 编辑 ]