‹‹ 上一主题 | 下一主题 ››
发新话题
打印

[讨论] 如何搭建基于C语言和Verilog语言的Testbench?

5life

管理员

Rank: 9Rank: 9Rank: 9

总资产
7607 晶元 
金币
30 金币 
1# 大 中 小 发表于 2008-9-2 01:48 PM  只看该作者

如何搭建基于C语言和Verilog语言的Testbench?

在SOC设计中，你可能遇到做CHIP LEVEL的TESTBENCH的搭建，去验证CHIP-level的功能和连接性。

讨论一下各种搭建方法。
With your idea, Carry out together.

TOP

passion0977

见习会员

Rank: 1

总资产
18 晶元 
金币
0 金币 
2# 大 中 小 发表于 2008-9-21 10:14 AM  只看该作者
顶上，大家讨论讨论。。。。。。。。。

TOP

cpsean

见习会员

Rank: 1

总资产
92 晶元 
金币
10 金币 
3# 大 中 小 发表于 2008-9-28 05:22 PM  只看该作者
顶, by small testcase is welcome

TOP

‹‹ 上一主题 | 下一主题 ››
发新话题