是不是说，一个只是功能描述，一个有timing信息

有这样的概念么?你说的好象是综合时候的GTECH和综合库的区别

没听说过verilog library   是不是指基本的原件 XOR OR AND-- 等 synopsys library -- 是指一些特定的模块吧--类时于FPGA里的 DCM 这种模块--不同公司有很大差别--

没听说过象楼主说的这样的名词 是不是楼主指的是其他的？？

verilog library only are behaviol simulation verilog file, which is only to provide the timing arc information to do the simulation.

synopsys lib files are synthesis models, which are extraced to the special foundry process parameters, which incldues the details of cell capacitances/transition etc.