最近完成一个SDRAM控制器的程序，但我们的一个老师让把测试平台写成可综合的，他希望可以把测试平台也放到硬件里面，他说那样在以后硬件测试的时候会容易。 不知道可不可以实现，请各位大虾帮忙！

测试平台写成可综合的理论上可行，但实际操作时不但大大的增加了设计的难度。
* I* L3 T" s. q7 c4 H0 f而且在板级调试时，将会极为困难，因为而且即使顺利完成Coding的verification,
. G7 Z2 ?4 T: f: W/ J也不能保证测试平台的正确性，一旦测试平台发生bug，如何确保设计的正确性
) O, R2 @9 W( M: x# A呢？9 C/ P1 f' \# D1 ?; Y

9 L& n5 B* v- I8 f换而言之，设计的coverage需要由verification保证，那么你的可综合的设计平台
( x. Y  n) M2 g4 f: c/ ]' j的coverage又有谁来保证？  |# e  H* v0 k% s7 `9 G
8 X+ S  J2 F; f
对于ASIC设计来讲，我们之所以采用多种方式来验证也是这个道理。