标准声明语言两虎相争，飞思卡尔专家纵论发展后势
上网时间 : 2005年02月24日
http://www.eetchina.com/ART_8800359862_480101_f759a8d3200502.HTM
打 印 版 推 荐 给 同 仁 发 送 查 询
为什么有两种标准声明语言——特性规范语言(PSL)和SystemVerilog（SVA）？如何比较这两种语言？飞思卡尔半导体公司首席科学家John Havlicek日前在设计
验证研讨会(DVCon)的演讲中提出了他的看法。
他指出：“有两个标准语言的主要原因是有两个委员会。”但他承认，这两个委员会的目标互补，导致两种语言面向互补的工程需求。
PSL来自于Accellera的形式
验证技术委员会(FVTC)，2000年开始。该组织考虑了几种特性语言，并选定以IBM的Sugar语言为基础。后来诞生了PSL，该语言去年被捐献给IEEE，目前作为IEEE P1850进行标准化工作。
SVA来自Accellera的SVA委员会，该组织接收FVTC不考虑或拒绝的技术，包括Superlog语言、摩托罗拉的CBV、Synopsys的OpenVera和英特尔的ForSpec。所产生的声明(assertion)被纳入SystemVerilog语言，目前作为IEEE P1800进行标准化。
Havlicek表示，PSL旨在成为一种“面向静态
验证的全面的特性语言，子集适合动态
验证。”形成对比的是，SVA是一种“丰富的动态
验证特性语言，子集适合静态
验证。”
此外，PSL是一种可扩展语言框架，与多种HDL协同工作，而SVA由直接集成到Verilog的声明组成，因此硬件设计师能在HDL代码内包含行内声明。
Havlicek指出，正是由于这些差异的存在，“部分人士已经提出对两种语言进行调整”。Havlicek认为，目前可能的情形是，将“缩减后的”SystemVerilog一致性命题映射到PSL基础语言。结果是两种语言非常接近，足够进行自动化翻译，就象“同一语言的不同方言。”
