一直在edacn转悠，不幸改版变成乞丐了。发现那里熟悉的大牛都跑这里来了，呵呵，来报个道先^_^

welcome 阿 这里没有乞丐。。。 [s:2]

欢迎到来, 又多一个战友. 多多提问, 共同成长

无意发现这个网站，感觉很不错，希望在这里可以结识更多朋友，本人还在学，刚刚接触集成电路设计，希望多多帮助呀 [s:1]

支持这个好网站

是不错，强烈支持

好好利用网络，其乐无穷！

新手上路。学习中

感觉不错。

确实不错，支持中。

大多都是学生，多多交流 共同进步

我想，大家讨论问题要有深度，不要老是停在表面上。 这个论坛的初衷是好的， 要更好的发挥作用，要看大家了。大家要多多发言。要深入分析， 停在表面，最终也还是一事无成。

我从读研开始，就写verilog代码，现在工作了，继续写着，不过最近一直在做验证。工作有一年了，感觉要学的太多了，验证本身其实挺复杂的，比如，搭一个好的验证环境，做好generator和monitor，做自动对比。我语言是高级语言，没有时序，时序的产生用的是pli。感觉还是高级语言好用，但这pli的写法还是挺有学问的，这pli代码不是我写的。我只是搭环境。以我看来，要做好验证，多多学习高级语言，用高级语言来验证。仿真器用vcs。

请教楼上的那位:对于验证还不是很明白,能否解释的清楚一点!