向导模式
注册
登录
会员
标签
帮助
DICDER
»
测试工具
» 如何修z9 violation
‹‹ 上一主题
|
下一主题 ››
发新话题
发布投票
发布商品
发布悬赏
发布活动
发布辩论
发布视频
打印
如何修z9 violation
airqqy
版主
总资产
3 晶元
金币
0 金币
个人空间
发短消息
加为好友
当前离线
1
#
大
中
小
发表于 2006-4-12 11:27 AM
只看该作者
如何修z9 violation
最近在用dft compiler的时候,遇到Z9violation Warning: Enable of bidi bus driver top/pio_usb connected to scan cell gate (Z9) 原因是我的design中有些双向的port,这些violation应该怎么修,能否设置dft configuration来修掉这些violation
UID
350
帖子
33
精华
0
积分
3
总资产
3 晶元
发帖收入
750 晶元
推广收入
24 晶元
下载支出
0 晶元
金币
0 金币
头衔
阅读权限
100
在线时间
7 小时
注册时间
2005-12-31
最后登录
2007-7-27
查看详细资料
TOP
ahan
管理员
总资产
324 晶元
金币
30 金币
个人空间
发短消息
加为好友
当前离线
2
#
大
中
小
发表于 2006-4-12 08:13 PM
只看该作者
qiuqiu所有在chip周边的双向口在dft的过程中应该设置成input。这样子使能端就固定了。
我灌水,你快乐!
Email:ahan.mail@gmail.com
Blog:http://blog.dicder.com/html/3/3.html
UID
3
帖子
137
精华
0
积分
324
总资产
324 晶元
发帖收入
1584 晶元
推广收入
21 晶元
下载支出
0 晶元
金币
30 金币
头衔
阅读权限
200
在线时间
52 小时
注册时间
2005-6-25
最后登录
2009-1-1
查看详细资料
TOP
airqqy
版主
总资产
3 晶元
金币
0 金币
个人空间
发短消息
加为好友
当前离线
3
#
大
中
小
发表于 2006-4-14 08:48 AM
只看该作者
dftcompiler没有命令来对pad进行操作的,那些可以设置成input的是chip内部的三态门。
UID
350
帖子
33
精华
0
积分
3
总资产
3 晶元
发帖收入
750 晶元
推广收入
24 晶元
下载支出
0 晶元
金币
0 金币
头衔
阅读权限
100
在线时间
7 小时
注册时间
2005-12-31
最后登录
2007-7-27
查看详细资料
TOP
airqqy
版主
总资产
3 晶元
金币
0 金币
个人空间
发短消息
加为好友
当前离线
4
#
大
中
小
发表于 2006-4-14 09:12 PM
只看该作者
今天研究了一下dft comiler的文档,发现在做insert_dft时,dc会对design的双向pad做相应的处理,只是不知道既然做了处理为啥还有这样的warning!
UID
350
帖子
33
精华
0
积分
3
总资产
3 晶元
发帖收入
750 晶元
推广收入
24 晶元
下载支出
0 晶元
金币
0 金币
头衔
阅读权限
100
在线时间
7 小时
注册时间
2005-12-31
最后登录
2007-7-27
查看详细资料
TOP
ahan
管理员
总资产
324 晶元
金币
30 金币
个人空间
发短消息
加为好友
当前离线
5
#
大
中
小
发表于 2006-4-15 11:39 PM
只看该作者
warning 而已嘛呵呵。不是error就行拉^_^
我灌水,你快乐!
Email:ahan.mail@gmail.com
Blog:http://blog.dicder.com/html/3/3.html
UID
3
帖子
137
精华
0
积分
324
总资产
324 晶元
发帖收入
1584 晶元
推广收入
21 晶元
下载支出
0 晶元
金币
30 金币
头衔
阅读权限
200
在线时间
52 小时
注册时间
2005-6-25
最后登录
2009-1-1
查看详细资料
TOP
‹‹ 上一主题
|
下一主题 ››
设计工具
仿真工具
NC仿真
PLI扩展
综合工具
STA及形式验证
测试工具
后端工具
环境工具
FPGA工具
PCB工具
SOC设计
Testbench
设计脚本
外部存储器接口
时钟与复位
微处理器(ARM)
ALU Datapath
BOOT设计
DEBUG架构
功耗管理
视频系统
音频系统
通信系统
外设接口
I2C
SPI
ATA
UART
CAN
USB
Security
硬件描述语言
VHDL
Verilog
Vera
SystemVerilog
System C
IEEE1647 E语言
设计验证专区
IP设计
CORDIC
FIFO设计
编码风格
IP设计规则
I2C开发组
8051开发组
滤波器设计
数字PLL
验证讨论
灌水区
英语PUB
求职天地
说文解字
谈天交友
同城会
历史&新闻
论坛管理及活动
论坛公告及使用帮助
意见&建议
求文和求书区
控制面板首页
编辑个人资料
积分交易
积分记录
公众用户组
个人空间管理
升级个人空间
基本概况
流量统计
客户软件
发帖量记录
版块排行
主题排行
发帖排行
积分排行
交易排行
在线时间
管理团队
管理统计
提问的智慧
回答的智慧
I2C 总线设备接口开发【第二组】
DICDER会员群建立
推动良好的学习方法,建立友善的交流氛围
招聘各版版主
有关新版论坛和网站, 有什么建议和意见?
DICDER用户使用帮助